通过近期高通888的表现，我们聊聊芯片和芯片制程的一些知识
台积电三星intel等家都说几纳米，具体是什么意思？芯片发展的未来是什么？这个微博让你明白。

工艺制程越小越好不准确，且存在极限。
晶体管是芯片的组成单位，最常见的是CMOS管。我曾经透露过高通888在早期测试的时候就烧坏过CMOS管，所以对发热功耗有一定担忧。当然如果优化得当就可以避免。只是性能和功能无法兼得就需要取舍。

a。5nm，7nm，10nm指的是什么？
CMOS管是实现二进制0或1的单位。有3个部分，源极，漏极，栅极。跟初中灯泡电路类似。电流从源极到漏极，栅极是开关，通过高低两个电压的信号来实现控制，亮灭分别是0和1。计算机所有的运算都是转化成无数个0和1的，这样就可以处理运算了。
制成说的几纳米，本来是栅极的最小线宽，也就是阀门最小宽度。这个数字越小，电流通过的损耗就越小，功耗往往越小。所以工艺制程越小，晶体管越多，性能越高，功耗越低。
b。通过几nm的工艺制程数字，可以得出强弱排名吗？
在探索更强工艺的同时，其他因素也成为了变量。比如鳍片间距等参数。所以降低栅极宽度并不是工艺提升的唯一路线。只对比工艺制程的数字无法得出优劣的唯一答案。
比如intel的10nm工艺，每平方毫米有1.008亿个晶体管。而三星的7nm才1.0123亿个。这两个单位性能表现是差不多的。类似的还有台积电的7nm+，如果横向对比，intel的10nm比台积电的三星的10nm都好。除了栅极的最小线宽一样，其他关键指标都是intel更好。所以，只有其他参数差不多，对比工艺制程才能得出强弱排列。前提不存在，结论不唯一。
另外5nm已经不是栅极的最小线宽，由于finfet，GAA工艺的进步不止体现在线宽上，还有单位面积性能，发热功耗，良率的差别。厂家无法展示自己的强大。intel打磨14nm+++还被网友嘲笑。所以现在说的工艺制程，实际上是换算出来的。5nm也就是性能相当于5nmCMOS管的性能。但实际栅极的最小线宽要大于5nm。具体是多少，不知道。厂家是玩数字游戏，方便营销。
c。芯片制程的极限在哪里
栅极的最小线宽太小会发生量子隧穿。因为绝缘层太薄，电子会从绝缘层漏出，导致发热，功耗上升等问题。所以能效比就会下降。这时候你可能会发现，高通888恰好是这样。
原本的极限是20nm，finfet用立体结构，让栅极包裹导电沟槽，在宽度不变的前提下增加接触面积。这也归功于华人胡正明教授的团队。这时候极限到了5nm。也就是高通888，麒麟9000和苹果a14的节点。再往下需要GAA环绕式栅极技术。
而最终的极限就是硅基芯片的极限。单晶硅的硅原子间距大概是0.6nm，12nm工艺大概能放20个硅原子。由于硅原子排列不可能绝对理想，可能会丢失原子，良率就会下降。以20个硅原子为例，丢一个降低5%的性能，多丢一个就是10%。当来到6nm（5nm不是真正的栅极最小线宽），丢一个原子影响会更大。所以良率会越来越低，一定会迎来极限。目前晶体管的设计还在发展，还无法准确预测硅基芯片的准确极限。未来可能转为碳基芯片，或者其他我们现在还不知道的模式。