最近华为公布的专利真的有点多，我之前分享的芯片相关新专利就有3个了，基本2021年部署的，这两天又公布了一个申请较早的封装工艺（2018）。

“一颗芯片集成多颗裸芯片，整体尺寸较小，满足芯片小型化的需求”

新的封装工艺，亮点主要体现在3DIC，即3D空间布线，不再是简单的二维电路堆叠，能够让芯片面积更小，延迟更低，但这需要EDA配合，华为制程受限就决定走这条路了。

3DIC目前没有成品，设计上可行，但难度很大，要克服“EDA、工艺难题”，也就是方案可行，但难度太大。

请教了几位“小白专家”，大致得出一些结论：这套工艺非常接近EMIB（即intel的2.5D封装技术），而且都用了硅中间层，鉴于英特尔卷了好几年的14nm牙膏，这功夫估计还得看intel。