【芝能智芯——弗劳恩霍夫IIS/EAS的设备退化建模】

弗劳恩霍夫IIS/EAS的建模团队研究了设备退化，并提供了解决阻碍IC设计和验证中广泛使用老化模拟的问题的解决方案。弗劳恩霍夫研究机构提出了基于直流WLR（晶圆可靠性）数据的经验性WLR模型，这些模型具有两个重要的特性：直流应力条件和过应力。尽管如此，在某些假设条件下，可以将这些模型转换为用于模拟的设备退化模型：通过对正常使用条件进行外推和通过应用线性损伤累积将其转换为瞬态应力条件。这种方法可以用于HCI、NBTI和PBTI，或者它们的组合。根据技术、可用数据和客户需求，可以使用子电路或模型卡（model card）方法实现晶体管退化模型。用于电路级老化模拟的结果设备退化模型可以在多种设计环境中等同地使用。

基于物理的先进NBTI紧凑模型

在PFET的栅极介电层和晶体管通道之间的缺陷被认为是NBTI的根本原因。在操作期间，这些缺陷可能被充电（电荷捕获）或放电（电荷去捕获）。而电荷捕获导致退化，主要表现为晶体管的绝对阈值电压增加，电荷去捕获导致恢复。缺陷的数量、能量特性以及在各种应力条件下电荷捕获和去捕获的概率对于特定的制造过程是具体的。在弗劳恩霍夫的基于物理的NBTI紧凑模型中，考虑了以上影响并进行了抽象化，以实现高精度和数值效率，适用于瞬态应力，即时间依赖或模拟应力，并考虑了包括饱和和恢复在内的退化现象。

为了验证该模型，对单个PFET器件应用了不同的模拟应力场景，包括信号形状和应力持续时间。在硅实验、TCAD模拟和NBTI紧凑模型评估中观察到的相应恢复曲线。良好一致性（偏差在5%以内）证明了紧凑建模方法的准确性。作为示范，NBTI紧凑模型被用于电路级老化模拟中的一个运算放大器。对输入级应用了瞬态非对称应力，导致输入晶体管的非对称退化。结可以观察到运算放大器偏移电压的漂移。相比之下，更简化的模型明显高估了退化，并导致需要满足设计目标的大边际。

总结

集成电路的可靠性已成为一个主要标准，特别是在安全关键应用或用于长寿命产品的应用中。为了在设计阶段分析电路可靠性，必须进行电路级老化模拟。到目前为止，由于不一致和简化的器件退化模型，这种模拟的广泛使用受到了限制。在Fraunhofer IIS/EAS，建立了不同复杂度和准确性级别的器件退化模型，并进行了校准，并在多个设计环境中提供相等的支持，以帮助设计师实现可靠性目标。

#芝能日报##芝能智芯##涨姿势#