IEEE 国际电子设备会议半导体未来趋势——芯片背部供电及直接背部接触的3D堆叠互补金属氧化物半导体（CMOS）晶体管

INTEL、台积电、三星都在往背面供电网络（BSPDN）、封装和晶体管小型化到2nm及以下等领域的技术发展上迈进

开始进入了乱世争雄阶段了

等灯厂这次比较厉害，直接宣布进入Angstrom Era——埃米时代。当然，还是一样的是等效晶体管说法不是真的埃米。

等灯打算明年推出的20埃米（20A）节点，运用新一代RibbonFET技术。

大致解释就是芯片的电力供应元器件通过3D堆叠技术打个孔链接起来移到背面去了，这样电力供应也充沛了，前面也能容纳更多的数据处理单元了

“为1纳米及以后的工艺提供了路线图”

背面供电网络（BSPDN）的优势通过2D CPU的仿真得到了证实。例如，与前端供电相比，它将供电损耗降低了一半，瞬态电压降不那么明显。更重要的是，CPU 面积缩小了 8%。

[星星]我们无法参与这场巅峰较量，太遗憾了。3D堆叠技术长江可是T1的，芯片设计海思也是T1的。不管是HBM还是finfet，现在全卡在EUV上了。

[星星]加油吧，中国半导体