AI嵌入式CIS图像传感器，未来可能会出现。
已经有科学家在ECTC2024上发表论文。

CEA-Leti的科学家们在ECTC 2024上报告了三个相关项目的一系列成功，这些项目是实现新一代CMOS图像传感器（CIS）的关键步骤，这些传感器能够利用所有的图像数据来感知场景、理解情况并介入其中——这些能力需要将AI嵌入到传感器中。

由于智能手机、数码相机、汽车和医疗设备对高性能成像能力的高需求，智能传感器的需求正在迅速增长。这种对提高图像质量和功能的需求，通过嵌入式AI得到了增强，给制造商带来了在不增加设备尺寸的情况下提高传感器性能的挑战。

“通过堆叠多个芯片来创建3D架构，如三层图像传感器，已经导致了传感器设计范式的转变，”论文《用于高密度TSV的背侧减薄工艺开发》的主要作者Renan Bouis说。

“不同层之间的通信需要先进的互连技术，混合键合因为其在微米甚至亚微米范围内的极细间距而满足了这一要求，”他说。“高密度硅通孔（HD TSV）具有类似的密度，使信号能够通过中间层传输。这两种技术都有助于减少线长，这是提高3D堆叠架构性能的一个关键因素。”

‘无与伦比的精度和紧凑性’

这三个项目应用了该研究所之前关于使用这些技术构建块堆叠三个300毫米硅晶圆的工作。“这些论文展示了制造3D多层智能图像传感器所必需的关键技术构建块，这些传感器能够解决需要嵌入式AI的新应用，”CEA-Leti的项目经理兼IRT Nanoelec智能图像器项目的负责人Eric Ollier说。CEA-Leti研究所是IRT Nanoelec的主要合作伙伴。

“将混合键合与CMOS图像传感器中的HD TSV结合，可以以无与伦比的精度和紧凑性集成各种组件，如图像传感器阵列、信号处理电路和存储元件，”论文《带有高密度TSV的先进CMOS图像传感器应用的3层精细间距Cu-Cu混合键合演示器》的主要作者Stéphane Nicolas说，该论文被选为会议的重点论文之一。

该项目开发了一个三层测试载体，它具有两个嵌入式Cu-Cu混合键合接口，面对面（F2F）和面背（F2B），并且其中一个晶圆包含高密度TSV。

Ollier表示，这个测试载体是一个关键的里程碑，因为它展示了每个技术构建块的可行性以及集成工艺流程的可行性。“这个项目为展示一个完全功能的三层智能CMOS图像传感器奠定了基础，该传感器具有边缘AI，能够应对高性能语义分割和对象检测应用，”他说。

在ECTC 2023上，CEA-Leti的科学家们报告了一个两层测试载体，结合了10微米高、1微米直径的HD TSV和高度控制的混合键合技术，两者都在F2B配置中组装。近期的工作将HD TSV缩短到了六微米高，这导致了开发了一个展示低分散电性能的两层测试载体，并使制造过程更简单。

‘电阻下降40%’

“我们的1乘6微米的铜质HD TSV由于优化的减薄工艺，使我们能够以良好的均匀性减少基底厚度，因此相比我们的1乘10微米HD TSV提供了改进的电阻和隔离性能，”论文《用于3层CMOS图像传感器的低电阻和高隔离HD TSV》的主要作者Stéphan Borel说。

“这种降低的高度导致电阻下降了40%，与长度的减少成比例。同时降低纵横比增加了隔离衬里的台阶覆盖率，导致了更好的耐压性能，”他补充说。

“凭借这些结果，CEA-Leti现在显然被认定为这个新领域的全球领导者，这个领域致力于准备下一代智能图像器，”Ollier解释说。“这些新的3D多层智能图像器在传感器本身中实现了边缘AI，确实将是成像领域的一个突破，因为边缘AI将提高图像器的性能并使许多新应用成为可能。”