台积电称 N2P 和 N2X IP 已准备就绪，客户已可设计性能增强的 2nm 芯片

世界最大的晶圆代工厂台积电（TSMC）本周在欧洲开放创新平台（OIP）论坛上宣布，电子设计自动化（EDA）工具和第三方 IP 模块已为台积电性能增强型的 N2P 和 N2X 制程技术（2 纳米级）做好准备。这意味着各种芯片设计厂商现在可以基于台积电第二代 2nm 级生产节点开发芯片，从而利用 GAA 晶体管架构和低电阻电容器的优势。

目前，Cadence 和 Synopsys 的所有主要工具以及 Siemens EDA 和 Ansys 的仿真和电迁移工具，都已为台积电的 N2P 制造工艺做好准备。这些程序已经通过 N2P 工艺开发套件（PDK）版本 0.9 的认证，由于该工艺预计将于 2026 年下半年投入大规模生产，因此该版本 PDK 被认为足够成熟。此外，第三方 IP，包括标准单元、GPIO、SRAM 编译器、ROM 编译器、内存接口、SerDes 和 UCIe 产品，现在可以从各种供应商以预硅设计套件的形式获得，这些供应商包括台积电本身、Alphawave、ABI、Cadence、Synopsys、M31 和 Silicon Creations