[1/3] 忙里偷闲继续学习 FPGA（玩具太多，快要玩不过来了）。我已经学会生成 DDR3 内存控制器了，这样就可以自由访问开发板上的内存资源了。内存技术好复杂，原来不同代 DDR 之间是互不兼容的，而且越往后的版本读写一次所需的时钟周期数越高（动辄要上百个周期，所以 CPU 经常要空转等内存操作结束）。最关键的是内存条里其实有两部分：一部分是纯粹的内存本身，另一部分是控制器，后者在 DDR3 以后非常复杂，本身就自带微处理器。FPGA 开发板上提供的内存是不带控制器的，我生成一个 DDR3 控制器，直接耗掉了 1 万多个 LUT（总共才 20 万个），快赶上半个 RISC-V CPU 了……