全国产EDA/IP助力芯片产业自主可控

7月17日，在第五届RISC-V 中国峰会主论坛上，合见工软副总裁吴晓忠带来《全国产EDA/IP助力新形势下芯片需求》的主题分享。

合见工软副总裁吴晓忠

吴晓忠在演讲中详细介绍了公司在 EDA和 IP领域的进展，以及相关产品在 RISC-V 领域的应用，强调全国产化工具对保障芯片产业自主可控的重要性。

吴晓忠指出，EDA 产业虽市场规模仅约170亿，但支撑着约6000亿规模的半导体产业，并进而托起数十万亿的数字经济，是“小产业托起大产业”的典型代表。近年来，受中美地缘政治博弈影响，更凸显了EDA自主可控的紧迫性。

对于合见工软的产品布局与进展，吴晓忠介绍道：“合见工软成立于2020年，2021年正式运营，总部位于张江，目前在国内外设有多个办公及研发中心，员工近1200人，业务涵盖三大产品线。”

芯片级EDA：覆盖数字芯片验证全流程、DFT（可测性设计）全流程，以及基于大模型的代码自动生成工具UDA。
系统级EDA：提供全国产高性能大规模PCB板级设计及先进封装级全场景设计平台，支持百万Pin级别设计，可满足先进封装需求。
高性能IP：包含几乎所有高速接口及存储类IP，如国内首款UECMAC，以太网整体互联控制器解决方案实现全覆盖。
在2025年新发布的产品中，EDA领域有基于最新UVHS-2的一体化硬件仿真和原型验证平台，以及UVS+、UVD+等更新产品；IP领域则在高速接口等方面持续拓展。

此外，在核心产品与RISC-V领域应用案例，吴晓忠重点介绍了芯片功能级验证平台，其硬件产品线覆盖千万门至百亿门规模，包括纯硬仿产品UVHP（单系统最大支持460亿门）和全场景硬件系统UVHS（支持原型和硬仿，容量与用户组合灵活），两者共享编译软件，可实现跨平台复用。此外，虚拟原型平台可集成未生成RTL的代码，自研的RISC-V模型能支持客户早期设计与软件开发，若客户有自有模型也可直接兼容。

在实际应用中，该平台为开芯院昆明湖CPU解决了设计规模大、多芯片通讯验证难、性能要求高、调试复杂等问题，通过自动化流程、时序驱动分割、多调试手段等方案满足需求；在平头哥玄铁处理器项目中，单颗UVHS速率达50兆（无跨片），跨片时达12兆，支持虚拟原型和切片双模，应用效果显著。

此外，合见工软的DFT全流程平台可与主流流程便捷切换，诊断精度达业界领先水平，在国产先进工艺的算力芯片项目中，诊断定位精度优于同类竞品。

在演讲最后，吴晓忠还分享了助力产业自主可控的决心。他表示，合见工软将持续深耕EDA与IP领域，通过全国产化工具与方案，为芯片设计企业提供从验证、实现到先进封装的全流程支持，尤其在RISC-V等新兴架构的发展中，助力产业突破外部限制，实现自主可控发展。公司将于次日在HPC和EDA分论坛分享更多与客户的实际应用案例。