被印度人气得肝疼的一天。十层板不在内层画一小块电源平面，在表层绕来绕去走电源。一堆可有可无的上拉电阻堆在器件周围把fanout搞得很折腾。原理图上标着要靠近SoC的damping电阻，摆到了另一侧[二哈]；一个CLK一个DQS同时挂着上下拉，找到另一块板子的原理图才看明白是DNI没标；什么片选中断这种跳变后等半天才归位的信号上摆damping。

存储器件受系统重启信号控制重启，简直喷了。存储器件原本能在系统出现重启时保障最后一次写入数据完整的。这特么是数据安全性设计的大忌。如果系统启动后需要一次重启完全可以软件控制GPIO完成。

最绝的是，备注里写着大量的信号为了保证RESET时电平稳定统统加上上下拉。就一个简简单单的octospi flash，搞掉我一整个晚上。不是因为这个原理和走线有什么难度，而是因为要看懂参考设计里如此冗余的电阻用量是为什么。我去！