續：http://t.cn/AXUzqCf9

Ascend 950如我所想的是雙die封裝，我早說過不要越描越黑，沒有人在封裝倒退的，除非技術有問題

另外950每個die大概是半張光罩大小，所以合在一起大約是1個光罩大小面積

這邊可以看出三個點：

1） 之前覺得算力比910C算力倒退，現在有了解答-面積大小

以H200做對比（單die封裝，尺寸為0.95x光罩大小，814mm2)，910C算力約為其75% (FP16) ，而950為其50% （FP8)，原因來自於單卡雖然都是兩die封裝，然而950 計算die總面積大約為910C的65%而已，所以算力的差距大概就是面積來的，與TSMC N7製程（910C)和SMIC N+2製程（950）性能差距似乎無關

2）但是這也反應N+2做大面積chip要能保證出貨量的良率話，目前只能做到半個光罩大小：400-429mm2附近，這也說明即使是相對成熟的N+2 7nm也仍然離摸透有段差距

3） 2027Q4推出的Ascend 960算力倍增可以肯定是封裝die再加倍結果，變為4die，計算die總尺寸加總起為2張光罩大小。

至於2028Q4推出的Ascend 970就不一定了，但看到N+2從2021開始摸了3-4年才能到半張光罩大小的size，有鑒於這次N+3 製程的急遽微縮（尤其是看到N+3的metal pitch…)，難度比N+2陡升，要在2027-2028附近做大chip不知道是否可行，那麼靠封裝的再倍增也是有可能的，這就留著以後驗證

————

當然最重要的是，當切到一堆TSMC版910B和910C後 （是的，SMIC版910B和910C就是這麼稀少[允悲]），我們終於能在明年一窺所謂的國產工藝Ascend了吧？