《部分堆叠式CMOS与动态范围提升》
尼康Z6III、ZR，松下S1M2，索尼A7M5都采用了具有更高速度的“部分堆叠式”传感器。

【什么是部分堆叠式CMOS】
所谓“部分堆叠式”（CoW，Chip-On-Wafer）就是在成像区域外侧“贴合”更大规模的信号处理电路，从而加快数据读出速度：24MP（IMX820）是原有型号（IMX410）的约3.5倍，33MP则是约4.5倍。

与之相对的，“全”堆叠式则是在整个成像区域下方都有信号处理电路。类似索尼A9/A1、尼康Z8/Z9、佳能R1/R3/R5M2等产品还会在像素、电路之间加上DRAM，进一步缩短拍摄照片时的滚动时间。

部分堆叠式并非一个新结构：早在2016年，索尼就宣布了一款具有8.3MP 480FPS的Super35画幅全局快门CMOS，并在之后实装在了HDC-4800、HDC-F5500等广电摄像机上。根据论文，这块CMOS就是在上下区域贴合了额外电路，而它本身其实是前照式（FSI）而非今天更常见的背照式（BSI）。2021年，索尼还宣布了一款具有127MP的44×33画幅全局快门CMOS（IMX661），同样是前照式+部分堆栈结构。

【关于动态范围】
通过部分堆叠式结构扩大电路规模，确实可以提升数据读出速度，但也会引入额外噪声。所以，最先使用部分堆叠式CMOS的尼康Z6III（以及同平台下的ZR），动态范围表现是有退步的。

但索尼也给出了补偿办法。我们知道，现在的传感器大多具有一低、一高两个增益点。随着感光度提升，动态范围会有一个跳变点 —— 这也就是我们通常所说的双原生ISO、双基准ISO。

* 索尼CMOS通常基于数字转换，即DCG。还有一些产品基于模拟增益，即DAG。

大多数传感器的双原生ISO只能切换工作，也就是存在LCG（低）和HCG（高）两个区间。随着传感器读出速度变快，部分堆叠式CMOS可以在LCG区间内，以LCG和HCG读取两次并融合，优化LCG区间内暗部画面的表现，进而达到提升动态范围的效果 —— 说得更直白一点，这就是单帧的HDR。

在松下S1M2、索尼A7M5上，只有在机械快门（包含电子前帘）下可以激活DCG融合。DCG融合可以改善LCG低感光度区间内动态范围（在HCG区间内的表现是基本相同的），且在激活DCG融合后，动态范围就不存在跳变点了。

基于DCG的单帧HDR在较小尺寸传感器上已经相当普及了，比如2020年8月发布的小米10 Ultra，其“双原生ISO Fusion”特性就基于豪威OV48C，这块CMOS后来也被用于大疆多款无人机、运动相机上。三星移动传感器的Smart-ISO Pro，松下GH6/GH7/G9M2的“动态范围提升”也源自近似原理。