[3/3] 前段时间提到的那本用 Vitis HLS 实现 RISC-V 处理器的书我还在看，今天终于成功运行了配套的源代码（在 GitHub 上），亲眼目睹了用 C 语言实现的 RISC-V 指令解码。这些 C 代码既可以用普通编译器编译执行，也可以在转换为 Verilog 以后通过仿真程序跟测试代码一起执行，而且看起来对 FPGA 的资源占用并不太大。本书作者使用的 Zybo 开发板（上面带一个没用的 ARM 处理器）在 FPGA 资源上不到我的四分之一，都能实现多核 RISC-V，那我就更没问题了。