华为“韬（τ）定律”产业链图

华为“韬（τ）定律”：是业内对华为在芯片先进制程受限后，以Chiplet架构、国产EDA、先进封装等技术路线，实现性能持续迭代的发展模式的概括。它打破了传统摩尔定律的限制，通过“系统级封装+国产软硬件协同”，为国产半导体突破提供了可行路径。预计到2031年，基于该定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。

六十年来，摩尔几何缩放定律推动了半导体技术的进步。然而这一行业规律已不再适用:单纯通过缩小尺寸获得的收益已趋于平稳，尖端设计芯片的预算超过十亿美元，而最先进制程节点的每晶体管成本也已停止下降。

这一观点主张采用一种新的缩放原则--T缩放一-该原则以时间本身(而非晶体管面积)作为技术进步的主要衡量标准，并将单一特征时间常数t作为统一优化目标，适用于从开关晶体管到数据中心工作负载等十二个数量级的技术领域。

本文展示了两项量产规模的应用案例:在移动SoC中，LogicFolding方法论(该方法将数字、模拟和存储电路划分至垂直堆叠的活性层级)在固定器件节点下实现了晶体管密度55%的阶梯式提升及能效41%的改善。

在人工智能系统领域，由内存-语义统一总线架构、近封装Hi-ONE光学I/O以及边缘到表面3D折叠技术共同构成的协同设计堆栈，预计到2035年硬件集成度将提升逾100倍。更深远的突破体现在方法论层面:r扩展已成为自Dennard架构以来首个能在整个计算堆栈中建立统一优化目标的扩展原则。