“韬（τ）定律”是华为在2026年5月25日举行的国际电路系统研讨会（ISCAS 2026）上，由华为董事、半导体业务部总裁何庭波正式提出的半导体与电子系统演进新指导原则。
摩尔定律（传统路线）：核心是“几何缩微”。也就是不断把晶体管做得更小（比如从14nm到3nm），在同样大小的芯片面积里塞进更多的元件来提升性能。这就像把城市的房子盖得越来越小、越来越密来容纳更多人。

韬（τ）定律（新路线）：核心是“时间缩微”。不再单纯死磕把元件做小，而是通过系统性压缩信号在芯片内部传输的延迟（即降低时间常数 τ），让信号跑得更快，从而提升整体效率。这就像不改变房子大小，而是通过修高架桥、优化交通信号灯，让车流跑得更快，大幅提升城市的通行效率。

。
🔑 “韬（τ）定律”的核心技术：逻辑折叠
实现“时间缩微”的关键技术叫做“逻辑折叠（Logic Folding）”。
传统芯片是把所有电路平铺在一个二维平面上，随着芯片规模变大，信号传输的路径会越来越长，导致延迟和功耗增加。“逻辑折叠”则是打破这种平面布局，将原本相隔很远的电路模块在物理空间上“折叠”起来（例如采用双层或多层堆叠），大幅缩短信号需要走的路程，从而直接降低时延、提升性能。

🚀 目前的进展与成果
“韬（τ）定律”并非停留在理论阶段，华为已经将其付诸实践并取得了显著成果：
已量产芯片：在过去6年中，基于该定律的思路，华为已成功设计并量产了 381款芯片，覆盖了手机、AI、汽车电子等多个领域。
即将落地：预计 2026年秋季面世的麒麟芯片，将是首次完整采用“逻辑折叠”技术的旗舰产品，其晶体管密度等指标将实现大幅提升。
未来目标：预计到 2031年，基于“韬（τ）定律”的高端芯片，其晶体管密度将达到相当于 1.4纳米制程 的同等水平。