发热和体积：3D 堆叠绕不开的物理极限，根本不是靠 “优化” 能解决的

现在的 2D 芯片，热量可以直接从背面散出去；3D 堆叠的芯片，中间层的热量根本散不出去，只能靠上下两层传导，每多叠一层，散热难度就翻一倍；
目前行业量产的极限是 3 层堆叠（苹果 M3 Ultra），再往上叠，芯片的功耗密度会超过火箭发动机喷口，别说手机，连服务器都压不住；
而且叠得越多，良率越低、体积越大、重量越重 —— 同样的性能，14nm 堆叠出来的芯片，体积是台积电 3nm 的 2 倍，功耗是 3 倍，成本是 1.5 倍。

华为自己心里也清楚这个极限，所以只敢说 “等效 1.4nm”，从来不敢说 “实际性能达到 1.4nm”—— 这个 “等效” 只是跑分上的等效，实际功耗和体积根本没法比。

如果我们能造出 EUV 光刻机，哪怕是能稳定量产 7nm 的 DUV 升级版，根本不需要走什么 “逻辑折叠”“3D 堆叠” 的路线。
同样的性能，直接做 7nm 平面芯片，功耗、体积、成本都比 14nm 堆叠好得多；
现在硬要走这条 “成熟制程 + 先进封装” 的路，本质就是公开承认了：未来 5-10 年，我们造不出 EUV 光刻机，也做不出 7nm 以下的先进制程。
这不是 “换道超车”，是 “主路被堵死了，只能走辅路”，是产业的无奈，不是什么技术革命。