说一下我理解的华为韬定律和“逻辑折叠”。

首先，先说一句泼冷水的话。摩尔定律已至极限，这是全世界都知道的事。所有头部玩家都在另辟蹊径，其中一条路就是搞3D堆叠，通过立体设计和封装，压缩信号传播时间。只是各家的叫法不一样，“韬定律”和“逻辑折叠”，这是华为的叫法，是一种商业叙事风格。

目前的堆叠，大概可以分成三类。如果把一个芯片比做一套房子，那么可以分成这么几类：

一是多层楼房。就是把几个芯片封在一起，严格地说这不是堆叠。
二是复式房，一层是客厅饭厅厕所二层是卧室。两个裸片（die)贴在一起，中间打通。这是目前主流的堆叠技术。火热的HBM显存普遍采用这个方式。
三是别墅，每层都有卧室客厅厕所。即单片3D，单个芯片从设计开始就是立体的，也就是华为的逻辑折叠。

我们目前说的3D堆叠主要是指第二种，尤其是把两种紧密相关的裸片，比如存储芯片/缓存和GPU/CPU上下叠，大幅度提高了速度。

而第三种，头部玩家也在做，像台积电、三星、intel和AMD也都在做这个，所不同的是，它们主要还是在第二种的基础上，局部在某个层面做了折叠，比如台积电为AMD代工的只在缓存层面做了折叠而没有在逻辑层面上做折叠。即从缓存on逻辑，向着缓存/逻辑on逻辑转变。这其中，三星是最厉害的，因为它最全。

那么华为呢？华为是第三种的极致，即完全的逻辑on逻辑，而且不仅仅是单片设计，还实现了量产。这是华为在极端制裁下的极致之作。这是十分令人佩服的。

但是，这并不代表只有华为能做，IMEC是单片3D IC路线的制定者和工艺研究者。台积电、三星也均有这个技术能力和量产实力，只不过它们没有华为这样在单片上的压力，所以侧重点还在不同裸片之间折叠，单片3D还在稳步推进中，距离华为并不远。比如台积电的时间节点是2030年达到等效1nm，和华为的节点差不多。

同样，这也不代表第三种就会取代第二种，它们不是竞争替代关系，而是互补关系。

所以，华为虽然在第三种取得了极致，但并不代表我们不需要继续攻克光刻机，继续在单个芯片的智造上缩短和西方的差距。