定律的初代，网友要保持一定阈值。距离逻辑电路放在不同die的时间（也就是完全体），至少要演进几代。

从公开资料推测。初代，可能是把DRAM外挂在芯片外面主板。但原本内置在SoC的SRAM缓存，从以前挤在一块硅片，单独加一个IP核给塞进去。

这么一来。芯片省出一大块面积，延迟显著降低... 不那么激进，还是怕散热难控制，只是会和网友想象中的完全体有出入。以推测来看，时钟频率还好，积热不会很大。

如果真按这套的初代设计。至少可以确定一点：主频会变高很多，整体性能才会跟上。