华为正在为 GAA（纳米片/纳米线）工艺积累理论基础与技术细节

随着半导体工艺的发展，当 FinFET 继续缩小时，短沟道效应、阈值控制、漏电与寄生耦合会越来越难压；而 GAA 的全包围栅静电控制更强，是继续缩放的重要方向。

🌸技术路线目前瞄准的就是先进节点的“硬伤”之一：栅-源/漏寄生电容（Cgs/Cgd）在缩放后会显著拖慢开关、抬高动态功耗，并放大米勒效应带来的延迟。

整体思路是：不光靠材料，也从几何形状动刀，通过多段蚀刻把栅极侧壁做成凹/凸的三维轮廓（而非一刀切的垂直直墙），在降低耦合电容的同时提升深蚀刻的可制造性与工艺窗口。

放眼业界，台积电 N3（3nm）仍以 FinFET 为主，而 N2（2nm-class）才切换到 GAA 纳米片。公开报道显示台积电 N2 已在 2025 年第四季度进入量产爬坡/量产，并给出相对 N3E 的性能/功耗/密度改进区间（例如 25–30% 功耗改善以及 15–20% 密度提升，具体能耗比要结合设计等环节）

注：这不等同于华为的工艺节点很快就跨越到所谓的 3nm/2nm，请理性看待。