前SK海力士副总裁： “差距超过五年”：为什么中国在内存方面仍落后 [吃瓜]

随着中国在内存芯片方面的快速进步引发了对三星电子和SK海力士等市场领导者潜在挑战的担忧，一位资深DRAM专家表示，技术差距远比普遍认为的要大得多——而且可能在扩大而不是缩小。

“差距不是两三年。在我看来，超过五年，”东亚大学电气工程教授沈大勇在接受韩国先驱报采访时说。“在DRAM，特别是先进内存方面，中国更有可能进一步落后而不是赶上。”

沈教授在SK海力士工作了26年，在那里他监督了核心DRAM技术和高带宽内存的早期开发，这种专用DRAM如今对人工智能计算不可或缺。他于2021年以副总裁身份离开公司。

“从外部看来，中国的进步制造了惊人的头条新闻，”沈教授说。“在行业内部，评估要现实得多。”

结构性限制：没有EUV，没有捷径

根据沈教授的说法，中国在先进DRAM制造中面临根本性限制：缺乏极紫外线（EUV）光刻技术，这在早期10纳米级节点之后已成为不可或缺的。

DRAM工艺代通常从1x、1y和1z——大致为亚20纳米节点——进展到更先进的1a、1b和1c节点，在10纳米级。
“多重图案化可以将传统工具拉伸到一定程度——美光在1a节点做到了，”沈教授说。“但从1b开始，EUV实际上是不可避免的。没有EUV，中国玩家在结构上受到限制。”

中国自2019年起在美国主导的出口管制下被切断了EUV工具的供应，这阻止了全球唯一EUV供应商ASML向中国公司出售设备。

在这种背景下，沈教授说，长江存储技术公司（CXMT）在11月宣布开始DDR5内存量产，也突显了中国进步的局限性。

这些DDR5芯片被认为使用第四代DRAM工艺（1a）制造，据报道比三星和SK海力士生产的芯片更大——与韩国公司大约2021年出货的早期DDR5产品相当。

更重要的是，CXMT报道的约50%良率远低于商业可行性通常所需的80–90%，这推高了成本，并缓解了中国制造商可能以低价DDR5芯片充斥市场的担忧。

HBM，比看起来更难

中国最现实的迂回路径，沈教授说，不在于进一步的节点缩小，而在于先进的3D堆叠——HBM技术的基础。

“随着平面缩放放缓，堆叠密度变得同样重要，”他说。“理论上，中国可以通过推动垂直集成而无需EUV来缩小部分差距。”

然而，在实践中，瓶颈只是转移到其他地方——材料和封装。

HBM的关键输入，包括底部填充和环氧模塑化合物，由日本供应商如Resonac和Namics主导。将这些材料优化到每个工艺节点对于良率、热稳定性和长期可靠性至关重要——即使韩国芯片制造商经过多年的本土化努力，这仍然是一个挑战。

“没有稳定获取优化的底部填充和EMC，3D堆叠将成为良率噩梦，”沈教授说。“这不是单纯靠资本支出就能解决的。”

真正的差距：经验和信任

更根本的是，沈教授认为，中国制造商缺乏全球内存领导者在与微软、谷歌、苹果和英伟达等主要科技公司积累了数十年的合作经验。

“全球科技巨头不仅仅‘使用’内存，”他说。“他们共同开发它。他们调试它。他们在全新的架构中验证它。这些经验无法一夜之间复制。”
缺陷在内存芯片部署到前沿产品中是不可避免的，沈教授说。重要的是供应商是否能快速识别根本原因并解决它，而不中断客户的路线图。

他回忆了大约八年前的一个事件，当时SK海力士为苹果的Mac电脑供应低功耗DRAM——这是首次尝试将移动内存适应桌面系统。

就在推出前夕，一个关键缺陷出现，这可能使SK海力士面临超过2万亿韩元的赔偿索赔，并迫使苹果召回一年的出货量。

作为项目监督高管的沈教授，协调了器件物理、工艺工程和系统级设计，在一周内识别并解决了缺陷。

“制造芯片只是业务的一部分，”他说。“真正的挑战是提高良率、证明可靠性和作为稳定、长期供应商赢得客户的信任。”

“目前，”沈教授补充道，“鉴于三星和SK海力士等经过验证的供应商的存在，以及中国在质量保证和缺陷解决方面的履历缺失，主要科技公司采用CXMT芯片的可能性极低。”

摘自《韩国先驱报》2月3日刊发之对沈大勇采访稿