这说的应该是华为麒麟芯片，采用背对背立体pn结的那个封装

晶体管密度提升巨大，大概可以从6-7nm，提升到等效台积电4nm左右，这条技术路线，哪怕在未来也有巨大价值

和ASML努力提升平面晶体管密度不同，靠封装突围，是中国半导体制造未来2-3年输出高制程的关键

再下一步，就是光刻机突破EUV，再叠加上述封装，突破2-3nm

中国半导体制造已经走出一条可迭代、可演进的完整独立自主技术路线