你卷几何尺寸，我卷时间折叠！
——从摩尔定律改向华为韬定律

王立新

华为“韬（τ）定律”：芯片内卷走不通，华为直接修了条新高速。

摩尔定律火了整整六十年，如今全球芯片行业都在直面一个扎心问题：把晶体管越做越小这条路快走到尽头了，以后芯片该怎么继续变强？

5月25日，上海IEEE国际电路与系统研讨会上，华为半导体业务负责人何庭波正式提出韬（τ）定律。这里的τ是物理学里的时间常数，简单说就是芯片里信号切换一次要花多久。这个新定律直白宣告：以后衡量芯片好不好，不再看尺寸大小，而是看信号跑得多快、耗时多短。

摩尔定律的死胡同：路越修越窄，花钱越来越狠

咱们把芯片想象成一座大城市，晶体管是一栋栋楼房，电子信号就是路上跑的车流。

过去六十年，全球芯片行业只干一件事：把楼房挤得更密、道路修得更窄，也就是拼命缩小晶体管尺寸。靠缩短信号跑的距离，让芯片变快，这就是摩尔定律——差不多每两年，同样大小的芯片里，晶体管数量就能翻一倍。

可现在这条路彻底走不动了，被两道硬墙死死拦住：
第一是物理极限。晶体管已经做到2纳米、3纳米，快赶上原子大小。电子会不受控制地“穿墙乱跑”，信号容易出错，芯片稳定性直接下降。
第二是成本爆炸。建一座3纳米芯片工厂，投资将近200亿美元，高端芯片设计成本也要几十亿。全世界能玩得起的企业只剩寥寥几家，越往前研发，花的钱比换来的性能提升还多。

简单讲，运行了六十年的芯片老规则，已经转不动了，行业只能硬着头皮内卷，吃力不讨好。

韬定律换思路：不硬挤窄路，直接重做整套交通系统

τ（韬）就是信号在芯片里跑一趟的时间。
以前摩尔定律让芯片变快，靠的是缩小尺寸、缩短距离；但信号快慢，还和路线规划、部件配合、数据传输方式有关。

华为韬定律的核心逻辑特别简单：不靠死磕尺寸，靠优化系统来省时间。不跟别人卷谁的晶体管更小，而是从底层零件、电路、芯片整体、整套设备四层一起优化，让信号跑得更快，性能反而更高。

用大白话比喻：
摩尔定律就是疯狂把马路修窄、路口堆密，靠距离变短提速；
韬定律不再硬卷路宽，而是修立交桥、设专用快车道、统一交通管控、打通城市之间的壁垒。车子（信号）跑的路不一定最短，但全程耗时大幅减少，整体效率直接拉满。

它不是单一黑科技，是一整套层层升级的方案：

1. 底层零件优化：改良芯片基础部件，减少信号传输损耗，打好硬件底子。

2. 电路逻辑折叠（最关键突破）：传统芯片线路是平铺的，信号总绕远路。逻辑折叠就是把线路“对折缩短”，把单层平面改成双层布局，少绕路、少损耗。2026年秋季新款麒麟芯片，就会首次用上这项技术，性能大幅提升。

3. 芯片全流程配合：不再先做芯片再适配软件，而是根据实际使用场景，精准分配计算、传输任务，从源头减少耗时。

4. 系统统一互联（灵衢总线）：打通芯片、处理器、硬盘之间的连接，减少数据来回搬运的时间。要知道现在AI算力，八成能耗都浪费在数据搬运上，不是计算本身。

不是推翻老规则，是接过接力棒继续跑

很多人以为韬定律是要淘汰摩尔定律，其实恰恰相反。

摩尔定律用六十年缩小尺寸，打下了芯片行业的基础，没有它就没有现在的技术底子。只是现在这条路性价比太低，跑不动了。韬定律延续的还是“让芯片变快”的目标，只是换了更可持续的办法：一边优化现有工艺，一边升级架构设计，两条路一起走，不再所有人挤一条独木桥。

正如何庭波所说：我们的芯片性能可以持续对标行业主流方向，半导体的未来离不开开放合作，没有任何一家企业能独自解决所有问题。

韬定律的出现，不只是华为找到了不用高端光刻机的新出路，更意味着芯片行业的比拼标准变了——以前比谁的芯片纳米更小，以后比谁的信号耗时τ更短。标准一变，未来的行业领跑者，可能就要换人了。

（照片：北京邮电大学杰出校友、华为董事何庭波）