【#从GAA到3D堆叠式FET#：三星展示业界最小 42nm 栅距 3D 堆叠晶体管，理论密度翻倍】三星在 VLSI 2026 上展示了栅距仅 42nm 的 3D 堆叠晶体管，将 n 型和 p 型晶体管垂直堆叠，理论密度翻倍。该技术解决了传统平面布局的物理极限，为 AI / HPC 芯片带来功耗效率提升潜力。#三星半导体##芯片制程#
IT之家