实现逻辑折叠 是将高速信号部分的transceiver receiver和clock 这些金属互联部分单独分到第二片晶圆上，核心是信号的金属互联线一定要足够宽，才能延时低，这样会比较占芯片面积。

#A股# ​