【伯恩斯坦：华为#韬定律是另一个DeepSeek时刻#】5月25日，华为公司董事、半导体业务部总裁何庭波在主旨演讲中首次提出半导体全新演进路径——“韬（τ）定律”。基于该定律，华为6年来已成功设计并量产381款芯片。预计到2031年，基于该定律的高端芯片晶体管密度指标，将达到1.4纳米芯片制程（衡量芯片晶体管精密度的指标）的同等水平。

伯恩斯坦分析师Qingyuan Lin在5月25日发布的报告中表示，华为“韬（τ）定律”是另一个DeepSeek时刻。报告称“韬（τ）定律”可能成为中国半导体在极紫外光刻机（EUV）受限背景下继续提升芯片性能的新路线图。

“韬（τ）定律”真正重要的地方，不只是单项技术突破，而是提供了一套新的性能提升逻辑。

其核心思想，是通过系统性降低整个半导体技术栈中的信号延迟，来压缩时间常数τ。华为提出的逻辑折叠（LogicFolding）技术，表面上看与台积电SoIC有相似之处，二者都是将两层芯片进行垂直堆叠。但不同之处在于，华为已经能够实现低于2微米的键合间距，这意味着它不只是简单地把一颗芯片叠在另一颗芯片上，而是可以让逻辑单元与逻辑单元之间更紧密连接，从而缩短信号传输路径、降低延迟。

报告认为，韬（τ）定律可以被视为一个可预测、可扩展的路线图指标，引导中国半导体产业突破EUV限制，并在未来十年持续改进。

不过，Qingyuan Lin表示，首先，这一路线高度依赖3DIC先进封装的持续进步，而在这一领域，国际领先厂商仍然拥有明显的技术和生态优势。其次，多芯片堆叠虽然可以提升晶体管密度，但也会带来更高的功率密度，散热将成为一大挑战，这需要在供电和热管理上继续创新。第三，如果良率和成本控制不好，这类技术在大规模应用时也可能面临阻碍。

此外，华为提出的创新路径，全球领先厂商同样有能力借鉴甚至复制。而在短期内，中国仍然难以获得EUV设备，因此与国际先进水平之间的差距不会因为“韬定律”而立刻消失。不过它确实可能帮助华为和中国半导体产业持续迭代，并逐步缩小差距。

Qingyuan Lin认为，正如DeepSeek在算法层面的创新鼓励中国加大AI投资，并推动本土AI全栈建设一样，华为的韬定律也将显著增强产业界对投资中国半导体、建设本土半导体全栈的信心。（每经，希隆）