FPGA开发圈的微博

FPGA开发圈

2026-07-02 16:19来自微博网页版

【安路科技亮相2026慕尼黑上海电子展，#FPGA加速#拥抱#AI数据中心#与#汽车电子#】本次展会，安路科技展出了覆盖低功耗到高性能的全系列产品阵容。http://t.cn/AXoGrfZc

0

FPGA开发圈

2026-07-02 15:10来自微博网页版

【高云半导体完成数亿元Pre-IPO轮融资全力冲刺IPO】高云半导体顺利完成 Pre-IPO 轮融资交割落地。本次融资总规模达数亿元，并获得市、区国资产业基金重点支持，同时引入知名产业战略投资方和资深市场化投资机构，公司股东阵容强大，股权结构进一步优化。http://t.cn/AXoGTWh3

0

FPGA开发圈

2026-07-02 10:10来自微博网页版

【#Agilex® 7# M 系列推出三款全新封装，全面扩展带宽与互联能力】借助这三款全新封装选项，客户能够充分利用 DDR5-6400 内存，实现高达 204.8GBps 的内存带宽以及 768 个 GPIO 接口，同时可结合自身的目标架构设计按需选配互联与收发器组合方案。借助这三款全新封装选项，客户能够充分利用 DDR5-6400

0

FPGA开发圈

2026-07-02 10:02来自微博网页版

【莱迪思带你读懂 | 什么是 #MIPI#？为什么摄像头离不开它？】你有没有想过，手机摄像头拍下的画面，是怎么传输到处理器的？从按下快门到图像出现在屏幕上，数据要在毫秒内完成传输。能做到这件事，靠的是一套叫做 MIPI 的接口标准。http://t.cn/AXob0Trl

0

FPGA开发圈

2026-07-01 15:45来自微博网页版

【FPGA+MCU+DSP多处理器综合实验实训系统】FPGA+MCU+DSP多处理器综合实验实训系统是中科亿海微面向高校综合实践教学自主研发的教学平台。系统集成FPGA、MCU、DSP三类典型处理器资源，采用“功能底板+核心板”架构，可支撑数字逻辑设计、嵌入式控制、数字信号处理、接口通信和多处理器协同等实验教学内

0

FPGA开发圈

2026-07-01 09:44来自微博网页版

【第二代 AMD #Versal Premium MoP#：更高内存容量与性能，更小设计】第二代 AMD Versal Premium MoP（封装上内存）器件面向长生命周期和工业级环境打造，提供 15 年以上的支持，有助于降低设计风险，并保护产品路线图免受 HBM 较短、数据中心驱动的更新周期影响。http://t.cn/AXowmBFP

0

FPGA开发圈

2026-06-30 14:48来自微博网页版

【莱迪思FPGA如何赋能#人形机器人#平台】人形机器人已进入到大型物流仓库中搬运货物、在汽车装配线上排列零部件，并在全球一些最大的订单履行中心开展试点运营。可以说人形机器人的第一波浪潮已经到来，其并非停留在实验室或演示中，而是在真实的生产环境中承担实际工作http://t.cn/AXoPoB6S

0

FPGA开发圈

2026-06-30 11:32来自微博网页版

【逻辑综合+TMR一体化，成都华微瞄准国产#FPGA开发#痛点】针对传统FPGA开发中，逻辑综合与TMR三模冗余加固流程割裂、迭代繁琐、时序收敛难、人工成本高、易出bug等行业痛点，成都华微重磅创新，推出逻辑综合+TMR一体化加固工具，重构国产FPGA开发流程！http://t.cn/AXov6Oc7 #EDA#

0

FPGA开发圈

2026-06-29 16:20来自微博网页版

【如何为现有节点、子节点和可编程逻辑（PL）自定义添加或修改设备树】下文讨论如何在构建时和运行时为处理器系统 (PS) 的各组成部分或各可编程逻辑 (PL) IP 添加或修改设备树更改，以及如何调试与设备树相关的问题。http://t.cn/AXSgBihQ

1

0

1

FPGA开发圈

2026-06-29 15:40来自微博网页版

【在 Altera Nios V 上实现 LED 控制第 1 部分：硬件开发 (Quartus Prime Standard Edition 篇)】本次实验将使用 Altera® FPGA 上的 Nios® V 处理器来实现 LED 点灯控制。目标是：当按下开发板上的按钮时，LED 点亮；松开按钮时，LED 熄灭。http://t.cn/AXSgRx8J

0

1

0

FPGA开发圈

2026-06-29 09:42来自微博网页版

【如何选择 JPEG XS 与 JPEG 2000？】本文围绕 #JPEG XS# 与 #JPEG 2000# 两种图像编解码算法的应用场景展开分析。二者均可运行于 #FPGA# 并以 IP 形式交付，但设计哲学、压缩效率、资源占用及适用场景差异显著。作为 FPGA IP 供应商，客户常有选型困惑：“这两者到底有什么区别？我的项目该用哪一个？

0

FPGA开发圈

2026-06-26 15:32来自微博网页版

【精度、体积、周期不可兼得？FPGA正在打破自动化行业“不可能三角”】当制造业开始以微米衡量误差，传统自动化架构正遭遇瓶颈。Meca500与Enclustra Mars ZX2的组合，展示了FPGA如何打破精度、体积与开发周期之间的“不可能三角”，成为下一代精密自动化的关键底座。http://t.cn/AXSOj3rU

0

FPGA开发圈

2026-06-26 14:45来自微博网页版

【#Versal# FPGA 加持！133TOPS 在轨 #AI# 破解卫星算力瓶颈】Spacechips 推出基于 AMD Versal ACAP FPGA 的 AI1 星载处理板，依托 Vicor 分比式高密度电源架构解决 0.8V/130A 低压大电流供电难题，实现最高 133TOPS 在轨 AI 算力。http://t.cn/AXSO9c7j

0

1

0

FPGA开发圈

2026-06-26 10:59来自微博网页版

【Essential Bit 查询方法及示例 —— 基于 VPK180 的 XilSEM EBD 实现】SEU 事件本身比较罕见，但当 SEM 应用于量产产品、且部署的芯片数量较多时，SEU 的总发生次数依然可观。如果每次 SEU 都重新配置对应芯片，对许多客户和应用场景而言是无法接受的http://t.cn/AXS0O90w

0

FPGA开发圈

2026-06-25 09:49来自微博网页版

【#Agilex® 7# F-Tile 200G 实战：高速以太网性能解析】此次演示全面体现了 Agilex® 7 F-Tile 设计的几大核心优势：支持高速 PAM4 信号传输，集成自动协商与链路训练功能，可适配各类物理环境灵活运行——全程维持 200G 满带宽吞吐的稳定输出http://t.cn/AXSovdky

0

FPGA开发圈

2026-06-24 15:16来自微博网页版

【YunSDR小课堂-#Versal Al Engine# 开发指南(第102讲)】本教程演示了在AI Engine、PL和PS上运行的波束成形系统的创建，以及在该异构上运行设计的验证。http://t.cn/AXSJm1Yh

1

0

FPGA开发圈

2026-06-24 09:26来自微博网页版

【VS Code 常用快捷键有哪些？】对于日常编写#FPGA#代码来说，像Vivado、Quartus这类官方开发工具，虽然综合布局布线很强大，但自带的代码编辑器实在不敢恭维——语法高亮简陋、自动补全迟钝、查找替换也不够灵活http://t.cn/AXSxXnoc

0

1

FPGA开发圈

2026-06-23 09:59来自微博网页版

【在 AMD #Versal™# 自适应 SoC 上加速异构系统功能验证】本文将首先介绍 #AI 引擎#技术，作为了解高性能异构工作负载的基础。其次，我们将讨论高性能信号处理的设计流程，并举例说明如何利用 AMD Versal™ 自适应 SoC 提供的异构计算选项，为 AI 引擎和可编程逻辑（PL）结构构建异构系统。

0

FPGA开发圈

2026-06-23 09:30来自微博网页版

【#多摄像头系统#的瓶颈，可能不在算力】随着机器人、机器视觉和边缘 AI 应用的发展，多摄像头系统正变得越来越普遍。无论是工业检测设备、移动机器人，还是智能交通系统，都需要同时处理来自多个摄像头的海量图像数据。http://t.cn/AXStLU3p

0

FPGA开发圈

2026-06-22 15:59来自微博网页版

【Versal Gen2电源方案与PDM使用】本文以AI Edge Series Gen 2为例，介绍基于PDM工具来辅助XC2VE3858器件的电源设计实例。http://t.cn/AXSUkXK5

0

FPGA开发圈

2026-06-22 15:58来自微博网页版

【紫光同创PG3T1300加速卡助力华云极速行情系统信创方案】华云推出全栈国产化行情信创方案，基于紫光同创PG3T1300全国产自主#FPGA加速卡#、华为核心伙伴宝徳鲲鹏服务器、麒麟操作系统构建，实现 “安全 + 性能”双优，为券商提供一站式国产化替代解决方案。http://t.cn/AXSUktSB

0

FPGA开发圈

2026-06-22 15:57来自微博网页版

【572个I/O、PQC加持，AMD最强Spartan背后藏着什么产业逻辑？】在AI服务器、HBM和GPU不断刷屏的当下，一款#FPGA#新品本来很难成为产业关注的焦点。但最近AMD宣布即将量产的#Spartan UltraScale+# SU200P，却有点不一样。http://t.cn/AXSUkwRR

0

FPGA开发圈

2026-06-18 10:46来自微博网页版

【#Agilex® 7# FPGA 与 SoC M 系列：以 DDR5-6400 持续巩固量产内存领先优势】新增的 DDR5-6400 支持可将 DDR5 峰值数据速率提升 14%，进一步巩固了 Agilex® 7 M 系列量产产品线的内存性能优势。此次升级，也彰显了 Altera 持续致力于优化已大规模量产平台各项特性的坚定承诺。http://t.cn/AXaE94t8

0

FPGA开发圈

2026-06-18 09:42来自微博网页版

【AMD一颗“低端FPGA”，把国产厂商的路直接堵死了？】SU200P 是 #Spartan UltraScale+# 系列中规模最大、性能最强的器件，采用成熟的 #16nm FinFET# 工艺。它为 AMD 成本优化型产品组合带来了高 I/O、低功耗、灵活连接，以及支持 PQC CNSA 2.0 的先进硬件安全能力。http://t.cn/AXaEIwo8

0

FPGA开发圈

2026-06-17 15:49来自微博网页版

【#FPGA仿真#环境搭建与使用技巧(II)】今天就给大家分享几个仿真硬核技巧，不用修改 RTL 代码、不用重复跑仿真，实时调整激励、断点续跑、跨平台复用波形，直接把你的仿真效率拉满。http://t.cn/AXaYd8bE

0

FPGA开发圈

2026-06-17 10:29来自微博网页版

【AMD #Spartan# FPGA 升级：更大、更智能、更可扩展、更安全】SU200P 是 #Spartan UltraScale+# 系列中规模最大、性能最强的器件，采用成熟的 16nm FinFET 工艺。它为 AMD 成本优化型产品组合带来了高 I/O、低功耗、灵活连接，以及支持 PQC CNSA 2.0 的先进硬件安全能力。http://t.cn/AXaj0TDR

0

FPGA开发圈

2026-06-17 09:45来自微博网页版

【Plum 采用 AMD 自适应 SoC 优化 AV-over-IP 传输】在快速演进的专业#音视频#解决方案领域，Plum 面临一个关键设计挑战：在严格的环境限制下提供高性能音频和视频处理。Dante AV Ultra 系列由 AMD Zynq UltraScale+ 自适应 SoC 提供支持，可提供低时延、高分辨率输出和高效散热。http://t.cn/AXajaOO7

0

FPGA开发圈

2026-06-16 15:21来自微博网页版

【当AI来到街头：一套#边缘计算#架构如何改变城市监测系统？】借助Pluto XZU20与ST11平台，Enclustra将#AI算力#推向城市现场，让交通监测、人群分析、异常事件识别不再依赖云端响应。边缘AI时代，一场关于智慧城市架构的变革正在发生。http://t.cn/AXapXNso

0

FPGA开发圈

2026-06-16 14:39来自微博网页版

【什么是 SPDM？为什么它正在成为 #AI数据中心#的新信任基础？】将带您了解 SPDM 及其在现代 AI 基础设施中的关键作用http://t.cn/AXapfcWz

0

FPGA开发圈

2026-06-16 14:38来自微博网页版

【深度观察：AMD用一笔收购，正在改写#AI算力#规则，#GPU#危险了？】AMD 宣布收购专注于 AI 内存优化技术的公司 MEXT，试图通过预测式内存技术降低数据中心整体拥有成本（TCO），并在新一轮内存技术竞赛中取得先机。在 Agentic AI 等新一代应用推动下，数据中心内存需求持续飙升，如何在保证性能的前

0

1

0

FPGA开发圈

2026-06-15 11:34来自微博网页版

【为什么顶尖芯片公司都在悄悄用#STCO#？英伟达/AMD案例读懂异构集成新打法】已经讲了很多次芯粒设计的优势，当然在实际设计过程中仍然存在很多挑战，我们引进STCO视角，来面对系统多维度设计与工艺协同考量。http://t.cn/AXaacyJn

0

FPGA开发圈

2026-06-15 11:34来自微博网页版

【FPGA 还有另一条路？Efinix 正在重新思考“逻辑与布线”的取舍】在 #FPGA# 的世界里，有一个几乎所有工程师都会遇到的问题：逻辑资源够了，但布线过不去。或者反过来：布线资源很多，但逻辑已经用完。http://t.cn/AXaac7Zf

0

1

0

FPGA开发圈

2026-06-10 10:31来自微博网页版

【YunSDR小课堂-Versal Al Engine 开发指南(第101讲)】vpp_link，现在您已经导入了内核，您需要告诉Vitis链接器如何将所有内核连接在一起。单击File->New Component->System Project创建新的系统项目组件。http://t.cn/AXXkiUgw

1

0

FPGA开发圈

2026-06-10 10:26来自微博网页版

【AMD FPGA 助力 #ModRetro# 以 M64 游戏主机重现复古游戏魅力】ModRetro 正在将原汁原味的任天堂 N64 兼容游戏体验带给新一代玩家，而其所依靠的正是将 AMD #Artix UltraScale+ FPGA# 用于其全新 M64 游戏主机。http://t.cn/AXXkJcIQ

0

FPGA开发圈

2026-06-09 14:55来自微博网页版

【免费时代结束？AMD意欲何为？#Vivado#许可改革释放了什么信号】过去十多年里，FPGA行业有一个很有意思的现象。相比ASIC动辄几十万美元起步的EDA授权费用，#FPGA#一直保持着相对友好的开发环境。尤其是Vivado Standard版的存在，让大量工程师、初创企业和高校团队能够以极低门槛进入AMD FPGA生态。

0

FPGA开发圈

2026-06-09 10:50来自微博网页版

【重要更新：AMD #Vivado#™ 设计套件将升级为更灵活的许可方案】自 2026.1 版本（2026 年 6 月）起，AMD Vivado™ 设计套件升级为全新的许可方案，为您提供更灵活、更多样的选择，以满足开发者不同的设计需求。所有 Vivado 订阅层级的用户都将继续获得 Linux® 支持，包括基础版（BASIC）订阅。

0

FPGA开发圈

2026-06-09 10:50来自微博网页版

【#Verilog# 5个避坑经验分享】写 Verilog 这事，一开始觉得跟写 C 差不多，直到仿真跑得漂漂亮亮，上板波形全是乱的，才发现这门语言的坑不是你看教程能避开的，得自己踩过才长记性。http://t.cn/AXXBA317

0

1

0

FPGA开发圈

2026-06-08 11:34来自微博网页版

【ECAM（增强型配置访问机制）在 #PCIe 控制器#驱动程序中的映射和寻址】PCIe 控制器驱动程序 (pcie-xilinx-cpm.c) 遵循 #ECAM#（增强型配置访问机制）标准来访问器件的 PCIe 配置空间。ECAM 提供了一种标准化的方式，使用存储器映射 I/O 来访问 PCIe 器件的配置寄存器。http://t.cn/AXXE4XUd

0

FPGA开发圈

2026-06-08 11:33来自微博网页版

【易灵思2026技术研讨会·杭州站圆满结束，16nm钛金系列展现#FPGA#创新实力】本次会议聚焦16nm钛金系列FPGA、Quantum架构创新、边缘AI加速以及高速SerDes生态建设，面向长三角地区通信、工业控制、汽车电子、AIoT、医疗影像等领域的合作伙伴，全面展现了易灵思FPGA低功耗、高性能、小体积、高密度的核心

0

FPGA开发圈

2026-06-08 09:19来自微博网页版

【Vivado一些好用的隐藏功能】#Vivado# 里藏着一堆大多数人没用过的功能，我挑了几个出来，分享给大家。http://t.cn/AXXRuo6O

0

1

0

FPGA开发圈

2026-06-05 14:38来自微博网页版

【卫星正在变成“太空服务器”：#FPGA#为何成为#商业航天#新底座？】从过去几十年的航天产业发展来看，每一次关键跃迁背后，几乎都伴随着计算平台能力的升级。从固定功能的专用芯片，到可编程处理器，再到今天逐渐成为主流的FPGA与异构计算架构，太空系统正在经历一场底层技术逻辑的重构。

0

FPGA开发圈

2026-06-05 11:41来自微博网页版

【突破传统中端局限：Agilex® 5 的破局之策】#Agilex 5# 完美覆盖了中端市场的各类需求，无论是受功耗和尺寸限制的嵌入式系统，还是对数据吞吐要求更严苛的密集型应用，它都能轻松驾驭。http://t.cn/AXXSxvd9

0

FPGA开发圈

2026-06-05 09:34来自微博网页版

【COMPUTEX 2026回顾｜探索低功耗#FPGA#如何赋能下一代基础设施】本次展会期间，莱迪思重点展示了多项现场演示，涵盖安全管理、连接能力、安全防护以及机架级控制等应用场景。http://t.cn/AXXSvKwu

0

FPGA开发圈

2026-06-04 16:12来自微博网页版

【AMD 锐龙嵌入式处理器驱动助力研华自动#光学检测#系统】随着工业应用日趋精密与复杂，其制造过程对需要更加强大的处理器。这类应用的其中一个示例便是高精度自动光学检测（ AOI ）系统。http://t.cn/AXXJB1KE

0

FPGA开发圈

2026-06-04 10:51来自微博网页版

【莱迪思 MachXO5™-NX TDQ FPGA 荣获 2026 Fortress Cybersecurity Award】Lattice MachXO5-NX TDQ FPGA 产品家族在密码学领域的创新实践，展现了网络安全市场的发展方向——通过切实可行的安全技术解决现实挑战，建立信任，并保护关键资产。该产品不仅能够应对不断变化的威胁环境，也为构建更有效的

0

FPGA开发圈

2026-06-03 10:11来自微博网页版

【Far Edge AI 时代，多目标检测为何越来越依赖低功耗 #FPGA#？】随着 #AI# 从云端逐步走向边缘侧（Edge），多目标检测（Multi-Object Detection，MOD）正在被越来越多地应用于工业视觉、智能交通、机器人、智慧零售与边缘安防等场景。http://t.cn/AXXcAvE6

0

FPGA开发圈

2026-06-03 10:10来自微博网页版

【AMD 发布新款第二代 #Versal Prime# 系列器件】这些新款自适应 SoC 封装尺寸小至 23 毫米 x 23 毫米，可提供至高 10 万 DMIPS 的标量计算能力，适合于专业音视频、广播、工业物联网等领域的嵌入式应用。http://t.cn/AXXcwdjt

0

FPGA开发圈

2026-05-29 14:47来自微博网页版

【#便携医疗#的拐点：#FPGA#如何撬动#超声设备#的“无风扇时代”】便携医疗这条赛道，表面看是“设备变小了”，但真正的行业痛点一直没有变：在极端功耗约束下，把医院级影像能力带到现场。http://t.cn/AX61LZYg

0

FPGA开发圈

2026-05-29 14:22来自微博网页版

【边缘AI变了：AMD为何突然强调“小尺寸#FPGA#”？】过去几年，AI芯片行业几乎被“大”定义。更大的GPU、更高的TOPS、更夸张的HBM带宽、更庞大的AI服务器集群，成为整个产业关注的中心。无论是训练大模型，还是建设AI数据中心，行业都在不断追求极限算力。http://t.cn/AX617ua8

0

1

0

FPGA开发圈

2026-05-29 11:20来自微博网页版

【信驊科技与莱迪思合作推进新一代#数据中心#控制架构】作为双方合作的首项成果，信驊科技推出 AST1840 辅助管理芯片（SMC），并整合莱迪思 #FPGA# 技术，为服务器平台带来更具灵活性与扩展性的控制能力。http://t.cn/AX63JrC1

0

FPGA开发圈

2026-05-29 10:25来自微博网页版

【如何使用 .mem 文件初始化 ROM 并从 PS-APU 读取内容】本篇博文旨在演示如何使用 .mem 文件来初始化 ROM 并从 PS-APU 读取内容。http://t.cn/AX63GFPm

0

1

0

FPGA开发圈

2026-05-28 11:48来自微博网页版

【#FPGA 原型验证#中的内存模型应用：基于 #DDR5# 的 Linux 系统启动与测试】该模型在实现 DFI 协议到 DDR4 时序转换的同时，模拟了 DDR5 的关键协议行为，解决了原型验证中“连不上”的接入难题。模型中还增加了可观测、可控制的“后门”接口，极大提升了调试效率和验证透明度。http://t.cn/AX68Dk0m

0

FPGA开发圈

2026-05-28 09:37来自微博网页版

【FPGA 在安全 #5G# 基础设施中的优势 —— 戴尔视角】戴尔科技集团近期发布的白皮书指出，基于 FPGA 的开放式无线接入网射频单元（O-RU）可有效满足上述需求，其相关平台基于 Altera #Agilex® 7# SoC FPGA 构建，可为系统提供更加安全、灵活的硬件基础。http://t.cn/AX68N1L6

0

FPGA开发圈

2026-05-27 09:53来自微博网页版

【AMD #Versal# 自适应 SoC 设计的系统级验证加速渐进式方案】AMD Versal 自适应 SoC 为开发者提供了一种异构计算架构，将可编程逻辑（ PL ）、AI 引擎以及高性能处理系统集成于单一器件之中。这些计算单元通过可编程片上网络（ NoC ）互联，并协同用于实现复杂、高性能的系统。http://t.cn/AX6l0oWJ

0

FPGA开发圈

2026-05-27 09:35来自微博网页版

【YunSDR小课堂-#Versal Al Engine# 开发指南(第98讲)】本教程介绍了使用#AI引擎#和PL内核的裸机主机应用程序的完整端到端流程。本教程基于2025.1 Vitis统一软件平台。http://t.cn/AX6lCQ41

0

FPGA开发圈

2026-05-26 15:04来自微博网页版

【深度解析#智多晶#Sealion 2000系列：#国产芯片#新标杆的硬核实力】为一款低成本、低功耗、即时启动且高可靠性的非易失性可编辑逻辑器件，它兼容主流封装，并提供多样化的容量选择，使其广泛适用于通讯、工业、医疗等多个领域。http://t.cn/AX6NBXLU

0

1

FPGA开发圈

2026-05-26 09:33来自微博网页版

【YunSDR小课堂-零强制均衡器(第97讲)】假设接收机采用以下离散时间模型：其中，wk为白化滤波器的输出信号，fk为白化滤波器的冲激响应，nk为功率谱密度为N0的白化噪声信号。http://t.cn/AX6C8vor

0

FPGA开发圈

2026-05-25 10:34来自微博网页版

【Versal Gen2连载第八篇--开普勒KPL3858 MIPI C-PHY接口的介绍和测试】本文介绍了#MIPI C-PHY#的技术原理及其与D-PHY对比，重点说明了#Versal Gen2# X5IO Bank对C-PHY的原生支持机制，包括Octad结构、C-PHY管脚映射规则（BIT0/1/2和BIT4/6/7）以及嵌入式时钟恢复特性。http://t.cn/AX6azOnj

0

FPGA开发圈

2026-05-25 09:59来自微博网页版

【新左移：以#FPGA原型验证#为“决策透镜”，加速#RISC-V# IP精准选型】在 EDA 领域，“左移”（Shift-Left）早已不是什么新鲜词。它的核心思想是将验证和调试的重心从物理实现的后端，向架构和设计的前端迁移。通过早期虚拟化与软硬件协同，来解决芯片规模增长带来的验证危机，是应对摩尔定律挑战的关

0

FPGA开发圈

2026-05-22 09:53来自微博网页版

【#Agilex® 7# FPGA 面向 AI 与云基础设施实现线性可插拔光模块（LPO）】Agilex® 7 FPGA 与 SoC 搭载符合全新 LPO 100G 标准的高速收发器 I/O，同时集成 400G MAC/PCS/FEC 和 PCIe 等硬核 IP，无需在 FPGA 架构软逻辑中开发定制 HDL 代码，可有效提升设计人员开发效率。http://t.cn/AX6y1Knv

0

FPGA开发圈

2026-05-21 17:49来自微博网页版

【#原型验证#的Debugger：筑牢流片前“最后一道防线”】hsDebugger工具支持最多16片#FPGA#的并行调试，即同步抓取16片FPGA中的数据，且16片波形数据在同一窗口中显示，对用户完全透明，可把16片当成一个整系统对待，简化用户调试流程。http://t.cn/AX6wlLKZ

0

FPGA开发圈

2026-05-21 17:48来自微博网页版

【西门子#硬件辅助验证#针对可扩展智能体 AI 完成 Arm AGI CPU 验证】西门子与 Arm 合作，为 Arm® AGI CPU 提供验证支持，并验证其在下一代代理式 #AI# 工作负载下的性能，助力打造可扩展、可投入生产的基础设施。http://t.cn/AX6wWsoo

0

FPGA开发圈

2026-05-21 15:15来自微博网页版

【YunSDR小课堂-#MATLAB#与#Simulink#入门(第95讲)】本节介绍了查找误差的一般方法，以及利用自动代码分析功能检测MATLAB代码中可能的改进点。特别介绍位于编辑器中的MATLAB调试器功能，以及等效的命令窗口调试功能。http://t.cn/AX6w4ZtR

0

FPGA开发圈

2026-05-21 09:55来自微博网页版

【向 1 GHz 冲刺：#Agilex® 7# 刷新 FPGA 性能上限】对很多 #FPGA# 设计人员来说，真正难的从来不是“芯片能不能跑得快”，而是当设计越来越复杂时，系统还能否顺利完成时序收敛。流水线更深、数据通路更宽、并行度更高，都会让高频设计变得更难落地。http://t.cn/AX6ZZe9v

0

FPGA开发圈

2026-05-20 17:06来自微博网页版

#活动#【《我与#瑞苏盈科#板卡的开发故事》征文活动】诚挚邀请每一位使用过瑞苏盈科开发板的工程师、开发者与合作伙伴，一起记录：那些发生在板卡之上的“真实开发故事”。#FPGA板卡#http://t.cn/AX6vx0bH

0

FPGA开发圈

2026-05-20 17:05来自微博网页版

【#工业视频#应用进入“超高速时代”：100Gbps背后意味着什么？】过去几年，工业视频行业的变化其实非常明显。一边是摄像头像素越来越高，从1080P一路走向4K、8K；另一边则是工业现场对实时性的要求越来越苛刻。基于#Mercury+ PE3#的工业视频平台，正在推动高速视频系统向边缘实时计算演进。#边缘计算#

0

FPGA开发圈

2026-05-20 10:44来自微博网页版

【AMD #Spartan UltraScale+#: 值得信赖的 #FPGA#，关键指标表现优异】在成本和功耗受限的应用设计中，挑战本就不小，而要找到一款各方面都能够满足要求的 FPGA 更是难上加难。面对众多选择，工程师必须仔细评估各种设计指标，才能做出正确决策。http://t.cn/AXiF3OSd

0

FPGA开发圈

2026-05-19 15:28来自微博网页版

【Versal Gen2连载第七篇--开普勒KPL3858 USB3.2及USB2.0接口的介绍和性能测试】本文将详细介绍USB各代规格演进、#Versal Gen2# USB硬件架构、KPL3858板卡USB电路设计、Vivado配置方法，以及#USB#实际性能测试结果。http://t.cn/AXid1dk7

0

FPGA开发圈

2026-05-19 10:02来自微博网页版

【一图了解SALPHOENIX®1P系列FPGA】PH1P系列FPGA是安路科技推出的“凤凰”系列全新平台产品，包含35K~100K LUTs、丰富的高速IO、DDR2/3/4与LPDDR4存储接口和丰富的IP资源。http://t.cn/AXirmA68

0

FPGA开发圈

2026-05-19 09:51来自微博网页版

【为什么 DO-254 不是技术手册，而是设计保证指南】很多工程师第一次真正去看 DO-254 时，都会有一种很自然的期待：它应该告诉我硬件应该怎么设计；它应该告诉我 FPGA 开发到底该怎么做；它最好能像一本“航空电子硬件开发手册”一样，把方法、动作、模板都规定清楚。http://t.cn/AXirEbeh

1

FPGA开发圈

2026-05-18 09:49来自微博网页版

【AI Engine + PL + 软件协同太复杂？AMD 给出新验证路径】过去几年，AMD 一直在推动 #Versal™# 自适应 SoC 进入更复杂的计算场景。从 #AI 推理#、机器视觉，到无线通信、边缘计算，Versal 已经不再只是传统意义上的 #FPGA#。它更像一个把 AI Engine、可编程逻辑、处理器系统和片上网络深度融合后的异

0

FPGA开发圈

2026-05-15 15:33来自微博网页版

【#中科亿海微#推高集成SoC：国产#FPGA#开始进入“系统时代”】中科亿海微推出EQ6S7010，高集成SoC加速国产FPGA迈向系统级应用时代。http://t.cn/AXi9xUq5

1

0

FPGA开发圈

2026-05-15 15:32来自微博网页版

【智能体引发#EDA#范式革命，合见工软详解全流程自治与架构革新】随着智能体#AI#深度融入IC设计体系，合见工软的#智能体#UDA 2.0，已经从“Level 2：对话式 LLM 辅助工具”，演进到“Level 4：Agent 工作流 - 自主设计者”。http://t.cn/AXi9xvfI

0

FPGA开发圈

2026-05-15 15:31来自微博网页版

【YunSDR小课堂-#MATLAB#与#Simulink#入门(第96讲)】系统对象是MATLAB中类的特化，定义了一组特定的方法，使初始化、运行时操作和资源释放过程更加简便。http://t.cn/AXi9M3mZ

0

1

FPGA开发圈

2026-05-15 10:00来自微博网页版

【如何从代码层面降低#布线#拥塞（一）？】#FPGA工具#层面的设置只是临时缓解拥塞的手段，而代码层面的优化是从根源上减少互连需求，彻底解决拥塞问题，同时不会牺牲设计的性能。这里分享一些代码优化方法。http://t.cn/AXiKbjSD

0

FPGA开发圈

2026-05-14 15:46来自微博网页版

【FPGA领域一个被忽视了几十年的问题：#HDL# 到底算不算软件？】FPGA 行业里，存在一个延续了很多年的奇怪现象，软件工程师普遍不愿碰 HDL，而 #FPGA# 工程师则长期坚持一种观点：HDL不是软件。http://t.cn/AXi6jWOa

0

1

FPGA开发圈

2026-05-14 10:21来自微博网页版

【Unico 利用 AMD #FPGA# 开发电池测试系统】Unico 深耕工业驱动控制，借力 AMD FPGA 搭建测试方案，布局电车电池、油气、储能多领域市场。http://t.cn/AXiipVNS

0

FPGA开发圈

2026-05-14 09:48来自微博网页版

【空间架构赋能 Altera FPGA，加速边缘 #AI推理#】Altera 正式推出了 #FPGA# AI 套件 2026.1.1 版本，并带来了全新的空间编译模式。该模式能够为特定模型生成专用的 RTL，让 AI 推理输入流在专属通道中高效运行。http://t.cn/AXiiS8bg

0

1

FPGA开发圈

2026-05-13 17:21来自微博网页版

【一颗10W小模块，为什么能撑起#Physical AI#的未来？】过去几年，AI 行业最热闹的战场，一直在云端。更大的模型、更高的参数量、更强的 GPU 集群，几乎定义了整个 AI 产业的话语权。http://t.cn/AXiIZDPR

0

FPGA开发圈

2026-05-13 15:57来自微博网页版

【AMD #Versal Prime# VM2152：性能与能效的理想平衡点】当今的网络与高速测试系统正在不断逼近高数据吞吐能力的极限。这给工程师带来了巨大挑战：在不增加板卡尺寸或功耗预算的情况下，如何以更高速度传输更多数据？http://t.cn/AXifEsG6

0

FPGA开发圈

2026-05-12 16:05来自微博网页版

【YunSDR小课堂-MATLAB与Simulink入门(第95讲)】#MATLAB#广泛应用于所有应用数学领域，以及大学教育与科研和工业界。MATLAB代表矩阵实验室，软件核心基于向量和矩阵构建。因此，该软件尤其适合解决线性代数问题，同时也能用于代数方程、微分方程及数值积分的求解。http://t.cn/AXiGeBbE

0

FPGA开发圈

2026-05-12 14:26来自微博网页版

【AI说它能写芯片，#验证工程师#笑了】芯片行业这几年被AI带动得很热，一个反复出现的说法是：未来可以从规格直接生成硬件，甚至不需要懂RTL、不需要懂架构，只要描述需求，#AI#就能完成设计。这个叙事听起来很顺滑，但在真正做过SoC或复杂IP验证的人看来，它忽略了一个最硬的现实#芯片设计#

1

0

FPGA开发圈

2026-05-12 09:55来自微博网页版

【Tandem PCIe 在 UltraScale+ Windows 驱动适配问题分析】在基于 AMD FPGA 的 PCIe 解决方案中，Tandem PCIe 常用于缩短系统上电后的链路建立时间。在实际项目中， Windows 驱动适配过程中需要注意一个兼容性问题。（此问题在Linux 中不存在）本文对该问题进行简要分析，并给出解决建议，供相关开发人

0

FPGA开发圈

2026-05-11 17:31来自微博网页版

【#EDA#行业最隐秘的分裂：三种仿真架构如何改写AI芯片未来】从 IBM、Quickturn 到 ZeBu 与 Palladium，#硬件仿真#经历了处理器、定制 FPGA 与商用 FPGA 三大架构路线之争。随着 AI 芯片与大模型复杂度爆炸式增长，系统级验证成为新战场，而商用 FPGA 仿真平台，正在成为 AI 时代预硅验证的核心基础设

0

FPGA开发圈

2026-05-11 17:28来自微博网页版

【FPGA开发中布线拥塞是什么？】#FPGA布线#拥塞是指在FPGA布局布线阶段，设计所需的信号连接需求超过了芯片内部特定区域的物理布线资源容量，导致信号线无法按最优路径连接，甚至完全无法布通的现象。 http://t.cn/AXiLRXrC

0

FPGA开发圈

2026-05-11 17:27来自微博网页版

【YunSDR小课堂-#软件定义无线电#的应用(第94讲)】在本章节中，我们简要介绍了两种能够广泛应用软件定义无线电技术的实际案例：认知无线电和车载网络。http://t.cn/AXiLRhpE

0

FPGA开发圈

2026-05-09 09:59来自微博网页版

【ALINX HEA13 登场！Jetson Thor+AMD VU13P 双强合体】ALINX HEA13 基于 AMD Virtex UltraScale+ VU13P FPGA 和英伟达 Jetson Thor，让高端 FPGA 和高端 GPU 协同工作。HEA13 提供最多 76 路 GTY 高速收发器，单通道速率最高 28.21Gbps，平台支持 100G Ethernet、PCIe Gen3、JESD204B/C、Interlaken、

0

FPGA开发圈

2026-05-09 09:37来自微博网页版

【6 纳秒，175 Mpps，LUT 直降 37%！做 RDMA / DPU / 可编程数据面的，请收藏这篇登顶 IEEE TC 的硬件定时器新作】当#数据中心#被纳秒级时序"逼疯"、智能网卡被定时器"拖垮"，西安电子科技大学团队用一项被审稿人反复打磨的硬件优先级队列设计方案，把"原位更新"和"分组排序"两件事第一次同时塞进了硬

1

0

1

FPGA开发圈

2026-05-08 09:55来自微博网页版

【高云半导体正式发布 3G SDI 接口 IP，赋能#高清视频#国产化替代】SDI采用BNC锁扣式连接器，连接牢固可靠，不易脱落；使用同轴电缆可实现百米以上的无中继传输，且信号抗干扰能力强，非常适合演播室、大型场馆、医疗手术室等对稳定性和传输距离有严苛要求的专业环境。此外，#SDI传输#的是未经压缩的原

0

1

0

FPGA开发圈

2026-05-07 16:01来自微博网页版

【团队发布开源可编程调度网卡平台 SchedraNIC】把"灵活调度算法"装进"真实硬件"——一种支持 8192 并发流、25.5% 单流吞吐提升的开源多队列智能网卡，让可编程报文调度研究告别"只能仿真"的尴尬。http://t.cn/AXJmideV

0

FPGA开发圈

2026-05-07 11:18来自微博网页版

【一秒640亿次采样！这套系统，正在改写边界】在雷达、电子战、频谱监测以及新一代通信系统中，工程师正面对一个共同挑战：采样能力持续提升，但系统处理能力难以同步跟进。尤其当数据速率进入 64 GSPS 级别后，传统架构往往在接口、数据搬运和实时处理环节出现瓶颈。http://t.cn/AXJn9VPL

0

FPGA开发圈

2026-05-07 10:09来自微博网页版

【AMD（XILINX）#FPGA# 乘加运算#DSP#有哪些坑？】#7系列FPGA#中的乘加器是DSP48E1，是25×18的有符号数乘法器。UltraScale/UltraScale+FPGA中的乘加器是DSP48E2，是27×18的有符号数乘法器。这里分享几个使用要点：http://t.cn/AXJnf8ux

0

FPGA开发圈

2026-05-07 09:56来自微博网页版

【Altera #FPGA# AI 套件 26.1.1 全新发布，让物理 #AI# 系统响应更稳、更可预测】FPGA AI 套件旨在简化并加速已训练 AI 模型在 FPGA 芯片上的部署落地，为机器人、实时自主设备等物理 AI 系统相关的边缘 AI 应用提供核心支撑。http://t.cn/AXJncWWJ

0

FPGA开发圈

2026-04-30 15:50来自微博网页版

【一套生态打通三大接口，#PolarFire FPGA# 在改写#机器视觉#开发逻辑】很多机器视觉项目，卡住的地方其实不在“看不清”，而是在“跑不顺”。行业这两年有个很微妙的变化：算法还在卷，但真正拖慢节奏的，越来越不是算法本身，而是系统怎么尽快稳定跑起来。http://t.cn/AXJyyiAl

1

FPGA开发圈

2026-04-30 15:49来自微博网页版

【FPGA状态机设计一些避坑要点】#FPGA状态机#推荐同步复位，复位逻辑与时序时钟同步，时序更容易收敛，避免异步复位带来的时序毛刺和复位异常http://t.cn/AXJyytct

0

1

0

FPGA开发圈

2026-04-30 15:48来自微博网页版

【从晶圆到代码，全开源！Aegis：首个“从硅开始”的开源#FPGA#来了】如果你以为“开源FPGA”只是开放工具链，那这个项目会彻底刷新你的认知。Aegis，不只是一个开源FPGA架构，而是一个从硅到工具链完全开源的FPGA项目。http://t.cn/AXJyyLL9

0

1

0

FPGA开发圈

2026-04-29 15:26来自微博网页版

【YunSDR小课堂-软件定义无线电的应用(第93讲)】针对特定的#软件定义无线电#系统所采用的计算技术，需注意并非所有软件定义无线电均采用相同构架，且不同计算技术各有优缺点。例如，#FPGA#不易重新编程，这意味着它们不适合频繁变化的通信系统操作。http://t.cn/AXxFLs7X

0

1

0

FPGA开发圈

2026-04-29 15:08来自微博网页版

【直击#卫星雷达#三大核心痛点！Enclustra FPGA 交钥匙方案重塑星上感知】Enclustra 携手 Array Labs，推出星载雷达交钥匙传感器方案。依托 #Zynq# 异构 FPGA 架构，一举破解星上功耗失衡、硬件固化、GPS 拒止定位三大痛点，支持在轨重构与厘米级自主导航，高效简化卫星系统集成，为#航天雷达#设计带来

0

1

0

FPGA开发圈

2026-04-28 17:31来自微博网页版

【用 iWave 的 #Agilex™ 5# 系统级模块打造抗量子嵌入式系统】随着#量子计算#的进步，它对传统加密方法构成了前所未有的挑战。曾经视为安全的算法，如 RSA 和 ECC，可能很快会变得脆弱，在量子攻击下几秒钟就会被破解。这一新兴现实要求我们向#后量子密码学# (PQC) 过渡——这是一类新型的密码算法，

0