晶体管从2D布置向纵向3D布置，很早就是行业共识。
在台积电那里，这种技术方案叫 CFET 。在英特尔那里，这个技术方案叫 Ribbon FET+PowerVia，也就是英特尔 18A。类似的技术路线，至少在 2023 年前后就已经确定了。

作为摩尔定律的提出者，英特尔也是摩尔定律最坚定的捍卫者。
在 22nm 时代英特尔首先引入了 FinFET 鳍式晶体管方案，为行业指明了方向，通过三面栅极包裹沟道的结构，有效抑制晶体管漏电问题，推动了摩尔定律在过去十年半导体行业的稳定延续，这种方案一直沿用到 3nm 节点，行业才开始向 GAAFET 环绕栅极晶体管方案转换。

英特尔之所以敢吹牛逼说 18A 是有望超越台积电的方案，是因为英特尔的方案有两大创新——RibbonFET 全环绕栅极晶体管，向垂向立体设计提升晶体管密度。PowerVia 背面供电技术则是直接重构了整个芯片制造的流程，让芯片可以从两面制造，先从一面建立晶体管和互联层，然后从背面加入供电层，而不是像过去一样只能自下而上，层层制造。这种方案有效改善了供电，减少了信号串扰，降低了功耗。

华为韬（τ）理论提出的立论依据，是行业目前在先进工艺的投入和产出不成正比。
先进工艺的确使得晶体管密度提升了，但是成本高居不下，并没有像摩尔定律里规划的那样，每两年晶体管密度提升一倍，单位晶体管成本降低一倍。
所以华为创新性的提出了“时间缩微”的概念，跳出了传统摩尔定律以晶体管密度作为标准的衡量框架，提出以系统性降低时间常数（τ）作为衡量标准，用“时间缩微”来替代“几何缩微”，作为半导体的代际节点。

韬理论并没有否定摩尔定律，而是提出了更合理的衡量标准来延续摩尔定律。通过逻辑折叠等创新技术，持续压缩信号传播时延，提升晶体管密度多重手段并进，来实现半导体与电子系统的持续演进。

另外， 你看今天华为新闻稿中为什么要特地点明预计在 2031年达到 1.4nm 制程同等晶体管密度水平。

在技术上，华为还是很务实的。